安路 FPGA實現HDMI 的編解碼的視頻顯示方案

2020-09-16
瀏覽次數: 476

HDMI,高清晰度多媒體接口(英文:High Definition Multimedia Interface)是一種全數位化影像和聲音傳送接口,已經大量應用在我們的工作與生活中,如電腦、電視、機頂盒、電視游樂器、數位影響等都已廣泛使用。HDMI具有接口小,在通信鏈路中可以實時傳輸視頻、音頻、以及CEC等輔助信息的優點,同時HDMI還具有支持HDCP功能,可實現高帶寬數字內容保護,方便滿足各種場合的應用需求。最新HDMI2.1標準可以支持到8K 60Hz。


安路 FPGA實現HDMI 的編解碼的視頻顯示方案

圖|安路科技EG4S視頻開發板


安路FPGA芯片的LVDS,真差分可以支持1Gbps以上的速度。

安路的EG4S視頻開發板,使用的芯片為EG4SCG324器件,該開發板具有豐富的功能、外設和接口:

▲ 器件內具有多對LVDS;

▲ 集成了64Mb SDRAM,可擁有優質的圖像緩存功能,分辨率可達1080P以上;

▲ 視頻板有2個HDMI視頻接口,擁有接收與發送功能。

▲ 一個三速以太網接口,多個LVDS和MIPI接口。


硬件采用FPGA做接收和驅動,省去了傳統接收使用的ADI7611以及發送編碼的TFP410 等較昂貴的ASIC芯片。


安路 FPGA實現HDMI 的編解碼的視頻顯示方案

方案中的HDMI接收,可以支持RGB、YCbCr等多種視頻格式,另外也支持HPD、DDC等必須功能,用戶修改分辨率等參數時,直接修改參數MIF文件即可。顯示方面采用了通道填補、高可靠性采樣等技術,在不同的HDMI線纜等場合,可以正常收發并校正各通道,實現視頻的正常接收。


HDMI發送支持用戶自打包的VESA格式數據,也可以使用方案中的圖像測試信號發生器模塊,輸出到顯示器,在控制好信號質量和線纜的情況下,分辨率基本可以實現1080P 60Hz RGB數據。


該方案已經在EG4等多款安路芯片上成功實現,也可以支持安路的其他多款器件。使用該方案,結合公司的MIPI、LVDS等,可以實現各種視頻接口收發、圖像處理與不同顯示接口的應用轉換。


作者:徐國


相關推薦
  • FPGA(Field Programmable Gate Array),現場可編程邏輯器件,具有可多次重復編程,當前FPGA已經發展到具有大容量、高速度SERDES、內嵌ARM等SIP硬核資源,廣泛用于視頻、通信等多個領域。FPGA內部的PLL,BRAM等硬核資源非常寶貴,不同的FPGA等級,BRAM容量也相差很大,容量越多的BRAM,通常是邏輯門數比較多的器件,價格也相對昂貴。當使用低、中等資源規模的FPGA,需要大容量存儲應用時,通常選擇SDRAM等存儲器件,做容量擴展,而SDRAM有比較復雜的接口操作時序,需要提供靈活且高效的控制器,對于應用產品研發人員以及產品面市時間,提出了更多的挑戰。FPGA中常用的BRAM分為以下三種。本方案提供一種與BRAM類似的接口,實現64Mb的虛擬BRAM,使用者按照BRAM接口來操作,來實現大數據緩存。實現的虛擬BRAM具有以下特點▲   接口時序上,使用者不需關心SDRAM器件的時序、激活、預充電、刷新等繁瑣操作;▲   每次讀寫操作長度可以支持超長包(65K及以上);▲   虛擬BRAM具有隨機跳地址讀寫、數據掩碼操作,通過組合,可實現多種靈活的存儲方式;▲   方案中使用的32bit位寬 64Mb容量的SDRAM,理論帶寬支持6.4Gbps,實際帶寬可以跑6.1Gbps,讀寫效率在95%以上;▲   邏輯資源少,花費查找表242個,寄存器533個。可輕量快捷的嵌入到客戶工程中;▲   時鐘頻率Fmax可以支持200Mhz以上,基本滿足市場上所有SDRAM器件的最大頻率;▲   EG4S可直接使用,外掛時,支可持安路其他系列FPGA器件;▲通過修文件中的宏定義,可以支持市場上不同容量大小,不同...
    2021 - 01 - 15 瀏覽次數: 440
  • Universal Serial Bus 3.0(簡稱為USB3.0)接口,特點是傳輸速率非常快,理論上能達到5Gbps,比常見的的480Mbps的High Speed USB(簡稱為USB 2.0)快10倍,全面超越IEEE 1394和eSATA。外形和普通的的USB接口基本一致,能兼容USB 2.0和USB 1.1設備。USB3.0因其高帶寬、速度快在各個領域得到了廣泛的應用。本文提供了一種基于安路科技EG4系列FPGA的USB3.0通信接口解決方案,安路科技是中國FPGA供應商,提供高性價比的FPGA產品。安路科技EG4系列FPGA的USB3.0通信接口解決方案的功能框圖如下:外圍設備通過EG4系列FPGA實現與USB3.0的控制器的數據交互,進而實現與USB HOST的通信。這種解決方案適合大多數的USB3.0應用場景,比如外圍設備是高清的工業相機,通過FPGA緩存處理數據,經過USB3.0控制器實現與具有USB HOST的CPU平臺的通信。EG4系列FPGA含有豐富的I/O資源,可以支持不同的I/O標準,因此可以和很多的外圍設備進行通信。如下圖所示,USB3.0控制器一般是32bits的標準FIFO接口和FPGA通信,控制接口一般采用UART、I2C、SPI等接口。32位并行接口的數據突發速率高達400MB/s,FPGA端時鐘為100MHz。EG4系列FPGA特點:◆多達19600個 LUTs◆ 通用用戶I/O數量最多達215個,支持多種I/O電平標準◆ 最大支持156 Kbits分布存儲器◆ 最大支持1 Mbits 嵌入塊存儲器◆嵌入塊存儲器容量9 Kbits,可配置為真雙口,8Kx1到512x18模式◆ 專用FIFO控制邏輯◆ 嵌入塊存儲器容量32 Kbits,可配置為真雙口,可設置為2K*16或4K*8◆ 內嵌2M X 32bits的SDRAM(EG4S系列...
    2021 - 01 - 14 瀏覽次數: 499
  • 在FPGA中block ram是很常見的硬核資源,合理的利用這些硬件資源一定程度上可以優化整個設計,節約資源利用率,充分開發FPGA芯片中的潛在價值,本文根據前人總結的一些用法,結合安路科技FPGA做簡單總結,說明基本原理。用法一:使用雙口模式拆分成2個小容量的BRAM基本原理如下:以1K*9bit雙端口配置模式為例,一個bram9k,可以當作兩個512*9k rom將A端口的地址最高位固定接0,B端口的地址最高位固定接1,則通過A端口只能訪問0~511的地址空間,通過B端口只能訪問512~1023地址空間,互不沖突,相當于兩個小容量的rom用法二:用作并行數據的多周期延時基本原理如下:將bram例化成簡單雙端口模式,并將寫端口固定使能為寫,讀端口固定使能為讀。將ram模式配置成  “讀優先模式”,每次在寫某個地址之前會先把該地址的數據輸出用一個模長為N(N=4)的計數器,反復向ram中寫數據,會得到一個延時為N+1的輸出數據如下圖:用法三:用作高速大規模計數器基本原理如下:以9Kbit  bram為例,設置成雙端口,1k*9bit模式A端口doa[7:0]是低8bit 計數器輸出,doa[8]是進位信號,給到B端口的使能B端口dob[7:0]是高8bit計數器輸出。由于B端口數據有一個周期延時,將A端口數據延時一個周期之后與B端口構成16bit計數器也即一個9Kbit bram可以構造成一個16bit的計數器設計原型是兩個8bit的計數器級聯構造16bit計數rom初始化文件        用法四:構造高速復雜的狀態機一般狀態機原理框圖如下:基于rom的狀態機原理如下:首先明確 狀態劃分,狀態跳轉條件,狀態輸出將現態輸出與輸入給到rom_a的地址端,初始化值為輸出...
    2020 - 10 - 28 瀏覽次數: 246


 
Copyright ?2018 - 2021 上海安路信息科技股份有限公司
犀牛云提供企業云服務
日本高清视频在线WWW色,日本高清在线视频精品视频,99视频69e精品视频